

استفاده از سخت‌افزار FPGA برای تسریع محاسبات عددی جریان‌های پایا و ناپایا

عباس ابراهیمی* (استادیار)

محمد زندسلیمی (کارشناس ارشد)

دانشکده‌ی مهندسی هوافضا، دانشگاه صنعتی شریف

مهندسی مکانیک شریف، بهار ۱۳۹۷ (۱۳۹۷)
دوری ۳ - ۳۴، شماره ۱، ص. ۹۷-۱۰۴

تسریع محاسبات عددی حل معادلات دیفرانسیل حاکم بر مسائل سیالاتی - به ویژه در جریان‌های ناپایا - از چالش‌های اصلی شبیه‌سازی این مسائل هستند. محاسبات عددی با استفاده از سخت‌افزارهای سنتی مانند CPU به صورت بی‌پایان می‌شوند و زمان‌برند. روش جدیدی که در این مقاله برای حل عددی معادلات دیفرانسیل پیشنهاد شده، به کمک بستر سخت‌افزاری FPGA، حل را به صورت سخت‌افزاری موازی‌سازی می‌کند. FPGA یک مدار تجمعی از بلوک‌های منطقی با قابلیت پیکربندی دوباره است. در این پژوهش از این سخت‌افزار جهت افزایش سرعت حل عددی معادله‌ی لاپلاس و جریان ناپایای کوئت یک‌بعدی به عنوان نمونه‌هایی از مسائل پایه‌ی دینامیک سیالات محاسباتی استفاده شده است. مسائل مورد نظر روی یک FPGA از نوع Zynq-۷۰۲۰ پیاده‌سازی شده و نتایج حل عددی آن‌ها با نتایج حاصل از برنامه‌ی رایانه‌ی روی CPU مقایسه شده است. محاسبات در برخی حالت‌ها تا ده برابر سریع‌تر از حل روی سخت‌افزار CPU انجام شده و از دقت حل نیز کاسته نشده است.

واژگان کلیدی: سخت‌افزار قابل برنامه‌ریزی، دینامیک سیالات محاسباتی، زبان توصیف سخت‌افزار، تسریع محاسبات عددی.

ebrahimi_a@sharif.ir
mohammad.zandsalimy@ae.sharif.ir

۱. مقدمه

سطح سخت‌افزار (پیکربندی یک واحد سخت‌افزاری)، هر دو در مورد FPGA قابل پیاده‌سازی است.

در گذشته از FPGAها معمولاً برای نمونه‌سازی سخت‌افزار یا منطق پیونددهنده‌ی سخت‌افزارهای دیگر استفاده می‌شد. اما امروزه با افزایش فرکانس سیگنال زمانی، می‌توان از آنها به عنوان پردازنده‌هایی با قابلیت انعطاف بالا و به تنهایی استفاده کرد. در گذشته بیشتر تحقیقاتی که در زمینه‌ی محاسبات ریاضی با استفاده از FPGA انجام شده، مربوط به کاربردهایی مانند ذخیره‌ی ماتریس‌ها و ضرب آنها، تبدیل فوریه‌ی عددی، پردازش سیگنال و کاربردهای دیجیتال دیگر بوده است. در زمینه‌ی CFD فعالیت‌های پژوهشی اندکی وجود دارد که از جمله آن‌ها می‌توان به حل یک میدان یک‌بعدی تراکم‌پذیر با استفاده از FPGA^[۱] اشاره کرد. همچنین المان‌های اصلی - نظیر ماتریس‌ها، بردارها و عملیات ریاضی روی آنها - در یک حل عددی از جمله ضرب داخلی، ضرب ماتریسی و غیره روی سخت‌افزار پیاده‌سازی شده و سپس از این خواص برای ساخت یک حل‌گر جریان یک‌بعدی تراکم‌پذیر صریح استفاده شده است.^[۲] سه سطح موازی‌سازی ممکن در محاسبات روی FPGA، شامل «موازی‌سازی در پایین‌ترین سطح محاسبات» (عملیات اصلی ریاضی)، «موازی‌سازی محاسبات توابع پیچیده‌تر»، و «نحوه‌ی شبکه‌بندی میدان و بهینه‌سازی الگوریتم حل» شج داده شده است. در مطالعه‌ی دیگر،^[۳] با برنامه‌ریزی یک سخت‌افزار FPGA به صورت واحدهایی با قابلیت انجام ضرب و جمع، مسئله‌ی

طراحی وسایل پرنده و زیرمجموعه‌های آن به صورت سنتی براساس آزمون‌های تجربی زمان‌بر و هزینه‌بر در تونل باد انجام می‌شود. شبیه‌سازی جریان در رایانه به کمک روش‌های دینامیک سیالات محاسباتی (CFD) می‌تواند این آزمون‌ها را با صرف زمان و هزینه‌ی بسیار کم‌تری جبران کند. هزینه‌های محاسباتی بالا ناشی از حل معادلات دیفرانسیل حاکم بر حرکت جریان سیال شامل بقای جرم، مومنتوم و انرژی باعث شده که همچنان توان از دانش CFD به عنوان ابزار عهده‌دار کل فاز طراحی استفاده کرد. حل عددی این معادلات در اکثر مسائل واقعی به شبکه‌های محاسباتی ریز و با تعداد نقاط زیاد یا تعداد تکرارهای حل بالا نیاز دارد. به همین دلیل تلاش زیادی برای تسریع حل الگوریتم‌های معادلات دیفرانسیل حاکم بر جریان انجام شده است. نتایج پژوهش‌های انجام شده در این زمینه به محاسبات موازی^[۱] استفاده از تراشه‌های چند هسته‌ی، محاسبات با استفاده از تراشه‌های ویژه مانند GPU^[۲] و غیره منجر شده است.^[۳] براساس بررسی‌های جدید،^[۴-۷] محاسبات با استفاده از تراشه‌ی FPGA^[۳]، که مبتنی بر پیاده‌سازی سخت‌افزاری معادلات است، نیز برای افزایش سرعت بسیار مناسب به نظر می‌رسد. طبیعت موازی‌سازی محاسبات عددی در سطح سیستم (استفاده از چند واحد سخت‌افزاری) و در

* نویسنده مسئول

تاریخ: دریافت ۱۳۹۵/۰۶/۲۴، اصلاحیه ۱۳۹۵/۰۹/۲۳، پذیرش ۱۳۹۵/۱۰/۰۴

DOI:10.24200/J40.2018.6391

دو بعدی حفره در یک شبکه‌ی 12×8 حل شد و در فرکانس کارکرد ۶۰ مگاهرتز، به سرعت نهایی حل $7/14$ برابر سرعت حل در یک CPU $3/2$ گیگاهرتزی رسید. محققین ضمن امکان‌سنجی توسعه‌ی الگوریتم برای افزایش سرعت محاسبات در FPGA، روشی کاربردی برای حل معادلات شبه یک بعدی اوپلر در مسئله‌ی لوله‌ی موج ضربه‌ی ارائه کرده‌اند. اندرس و همکاران^[۱۱] در پژوهشی فرایندهای مختلف حل معادلات RANS از نظر زمان مورد نیاز را بررسی کردند و سپس با بهینه‌سازی کد، موازی‌کردن محاسبات و استفاده از سخت‌افزارهای جدید مانند GPU و FPGA، حل با سرعت بالاتری انجام شد. همچنین معادلات اوپلر به روش حجم محدود با استفاده از یک زبان سطح بالا (زبان برنامه‌نویسی C) روی FPGA پیاده‌سازی شده^[۱۲] و تا $13/25$ برابر، افزایش سرعت مشاهده شده است. در پژوهش دیگری، اثر استفاده از FPGA در افزایش سرعت محاسبات یک مسئله‌ی CFD خطی که به شکل تکراری حل می‌شود، بررسی شده است.^[۱۳] با افزایش تعداد FPGAهایی که هم‌زمان مورد استفاده قرار گرفته‌اند، مشاهده شد که سرعت حل به صورت خطی افزایش می‌یابد. همچنین در زمینه‌ی احتراق، حل عددی جریان یک بعدی احتراقی داخل لوله‌های موتور بنزینی با استفاده از FPGA^[۱۴] انجام شده و ساختار غیرهمگنی برای صرفه‌جویی بیشتر در استفاده از سخت‌افزار به کار گرفته شده است.

در نوشتار حاضر، توانایی سخت‌افزاری FPGA به عنوان روشی جدید و مورد توجه در آینده، برای افزایش سرعت حل مسائل مختلف دینامیک سیالات محاسباتی بدون کاهش دقت حل عددی مسئله‌ی بررسی شده است. بدین منظور، از این سخت‌افزار برای حل معادله‌ی لاپلاس و جریان ناپایای کوئت به عنوان مسائل نمونه‌ی دینامیک سیالات محاسباتی استفاده شده است. روش‌ها و تکنیک‌های برنامه‌نویسی مختلفی برای بهبود عملکرد محاسبات (تسريع حل) روی FPGA اعمال شده، و نتایج زمانی حل و دقت آن با حل روی رایانه‌های سنتی (استفاده از CPU) مقایسه شده است. تلاش اصلی در اینجا افزایش سرعت حل معادلات جریان با هر دو روش سخت‌افزاری و نرم‌افزاری است.

۲. سخت‌افزارهای با قابلیت پیکربندی مجدد

تراشه‌های الکترونیکی به دو دسته تقسیم می‌شوند: قابل پیکربندی (مانند FPGAها) و غیرقابل پیکربندی (مانند CPU و GPUها). سخت‌افزارهایی با قابلیت تغییر در پیکربندی^۴، مدارهای مجتمعی هستند که از تعدادی گیت منطقی و اجزایی دیگر ساخته شده‌اند. عملکرد گیت‌ها و روابط و کلیدهای بین اجزای داخل این سخت‌افزار تغییر پذیرند و می‌توان پیکربندی و ساختار این سخت‌افزار را در حین اجرای برنامه تغییر داد. امروزه چنین سخت‌افزارهایی اجزای مختلفی دارند که از مهم‌ترین آنها سلول حافظه^۵ است. از این اجزای حافظه‌دار به عنوان جداول مراجعه^۶ استفاده می‌شود تا به کمک آنها کلیدهای کنترلی اتصالات بین اجزای مختلف، تنظیم و کنترل شود. برنامه‌ی که عملکرد هر گیت منطقی و حالت کلید را تعیین می‌کند، یک ساختار^۷ نامیده می‌شود. فرق اساسی این سخت‌افزارها در مقایسه با میکروپردازنده‌های معمولی، توانایی تغییر در مسیر انتقال اطلاعات و کنترل این فرایند است. علاوه بر آن می‌توان در هنگام اجرای برنامه، ساختار سخت‌افزار را با بارگذاری یک طراحی جدید، تغییر داد. یکی از معروف‌ترین انواع سخت‌افزار با قابلیت تغییر در پیکربندی، با نام FPGA موجود است. FPGA معمولاً با استفاده از زبان توصیف سخت‌افزاری^۸ مانند VHDL و Verilog پیکربندی

می‌شود. این معماری امکان پردازش و حل مسائل مختلف از جمله معادلات دیفرانسیل را به صورت سخت‌افزاری فراهم می‌کند. CPU به عنوان شناخته‌شده‌ترین پردازنده‌ی مورد استفاده، سخت‌افزاری است که پس از ساخت، تغییر در ساختار آن ممکن نیست؛ به این معنی که این سخت‌افزار تنها کاری را انجام می‌دهد که در زمان طراحی مد نظر بوده، و تغییر در پیکربندی آن دیگر ممکن نخواهد بود.

۳. انواع معماری CPU و FPGA در کنار یکدیگر


در سیستم حاوی FPGA و میکروپردازنده، روش‌های مختلفی برای اتصال آنها به هم وجود دارد. در به شکل ۱، چهار الگو برای برقراری ارتباط بین FPGA و CPU پیشنهاد شده است (در این شکل FPGAها با رنگ خاکستری مشخص شده‌اند).

در الگوی اول، سخت‌افزار قابل پیکربندی را می‌توان به تنهایی برای ایجاد واحدهای عملیاتی درون یک پردازنده میزبانی کرد. به این ترتیب یک محیط برنامه‌نویسی سنتی به وجود می‌آید که درون آن یک سری عملیات با قابلیت تغییر در طول زمان وجود دارد. واحد قابل پیکربندی در اینجا به عنوان واحد تابع پردازنده عمل می‌کند و در ورودی و خروجی‌های آن ثبت‌کننده‌هایی برای کنترل ورود و خروج داده قرار دارد.

در الگوی دوم، ممکن است یک واحد قابل پیکربندی به عنوان پردازنده مورد استفاده قرار بگیرد. در کل واحد قابل پیکربندی در این حالت بزرگ‌تر از حالت اول است و قابلیت انجام محاسبات را بدون نظارت پردازنده‌ی اصلی دارد. پردازنده‌ی اصلی واحد قابل پیکربندی را مقداردهی می‌کند و اطلاعات لازم برای شروع به کار را به آن می‌دهد یا نشانی قسمتی از حافظه را که این اطلاعات در آن ذخیره شده، به واحد قابل پیکربندی صادر می‌کند.

در الگوی سوم، ممکن است واحد قابل برنامه‌ریزی به عنوان پردازنده‌ی از یک سیستم چندپردازنده عمل کند. اطلاعات کش^۹ پردازنده‌ی اصلی برای واحد قابل برنامه‌نویسی، رویت‌ناپذیر است. به همین دلیل ارتباط بین این اجزا (مانند ارتباط برای انتقال اطلاعات پیکربندی، اطلاعات ورودی و نتایج) با سرعت پایین‌تر صورت می‌گیرد. این ساختار از این نظر که واحد قابل پیکربندی توانایی انجام محاسبات روی مقادیر زیاد اطلاعات را به صورت هم‌زمان دارد، مناسب است.

الگوی چهارم، سخت‌افزار قابل پیکربندی با یک پردازنده‌ی خارجی و مستقل



شکل ۱. پیکربندی‌های مختلف برای اتصال CPU و FPGA.^[۱۶]

۵. معرفی سخت افزار مورد استفاده

سخت افزار مورد استفاده در این پژوهش از نوع SoC FPGA است، بدین معنا که داخل تراشه اصلی پردازشی هر دو سخت افزار قابل برنامه ریزی (FPGA) و پردازنده (CPU) وجود دارد. همچنین تراشه اصلی مورد استفاده، مدل Zynq-۷۰۲۰ از خانواده Zynq-۷۰۲۰ ساخت شرکت Xilinx است.^[۵] این تراشه در کاربردهایی با حجم محاسبات بالا و مصرف توان کم، بهینه است. تراشه مورد نظر به تنهایی کاربرد خاصی نخواهد داشت، زیرا ارتباطات خارجی آن برای ریختن اطلاعات پیکربندی و استخراج نتایج هنوز قابل استفاده نیست. بهترین راه حل ممکن برای انجام این کار، نصب تراشه روی بردی است که دارای ارتباطات خارجی استاندارد است. برد مورد استفاده در این پژوهش با نام Z-turn شناخته شده و ساخت شرکت MYiR است. روی این برد ارتباطات خارجی USB، شبکه، حافظه فلش و غیره تعبیه شده است. تصویری از این برد و اجزای آن در شکل ۳ نشان داده شده است.

CPU مورد استفاده برای مقایسهی نتایج، مدل Core i7 Q۷۴۰، ساخت شرکت اینتل با بیشینه فرکانس عملکرد ۱٫۷۳ گیگاهرتز است. این CPU دارای چهار هسته پردازندهی فیزیکی است. هر کدام از این هسته های فیزیکی می توانند به صورت هم زمان دو عملیات جداگانه را انجام دهند، پس در کل هشت هسته پردازشی مجازی دارد. بیشینه توان محاسبات این پردازنده برابر ۱۳٫۸۴ گیگافلاپ (یعنی ۱۳٫۸۴ میلیارد عملیات اعشاری در هر ثانیه!) است. البته باید توجه داشت که این مقدار اسمی، بیشینه توان محاسباتی CPU است و در عمل هیچ وقت امکان دستیابی به این عدد امکان پذیر نیست.

۶. روش معماری سخت افزار


انجام محاسبات با استفاده از سخت افزار FPGA نیازمند برنامه ریزی و طراحی آن به کمک زبان توصیف سخت افزار (HDL) است که در بین آنها دو زبان توصیف سخت افزار VHDL و Verilog بیشترین کاربرد را دارند. کدنویسی با زبان توصیف سخت افزار، حتی برای افراد متخصص، می تواند (بسته به نوع مسئله) بسیار زمان بر باشد. خوشبختانه تکنولوژی FPGA در زمینه ای ایجاد رابط کاربری و ابزارهای توصیف سخت افزار سطح بالا (HLL)^[۶] در حال توسعه است.^[۸] طراحی سخت افزار FPGA با استفاده از این نرم افزارها عموماً براساس زبان برنامه نویسی C نوشته

مرتبط است. در این ساختار انتقال اطلاعات (اگر وجود داشته باشد) بین این دو جزء به ندرت صورت می گیرد. این مدل مشابه حالتی است که ایستگاه های مختلف، پردازش اطلاعات را برای مدت بسیار طولانی انجام می دهند، بدون این که انتقال اطلاعات لازم باشد.


هر کدام از این ساختارها مزایا و معایبی دارند. هر چه مکان قرارگیری واحد قابل برنامه ریزی به پردازنده نزدیک تر باشد، برنامه های مختلف به دلیل زمان کوتاه انتقال اطلاعات، می توانند به تعداد دفعات بیشتر با آن ارتباط برقرار کنند. در این حالت سخت افزار نمی تواند بدون دخالت پردازنده برای مدت طولانی به انجام عملیات پردازد و معمولاً مقدار سخت افزار در دسترس نیز محدود است. فاصله ی ارتباط طولانی تر به معنی سطح موازی سازی بالاتر است و به همین سبب سرعت و تعداد دفعات ارتباط کاهش خواهد یافت. در کاربردهایی که به دفعات ارتباط زیاد و با سرعت بالا لازم است، چنین ساختاری احتمالاً موجب کاهش زمان اجرای برنامه نخواهد شد. در پژوهش حاضر FPGA و CPU دو واحد جدا از هم هستند که با ارتباطات بسیار سریع و بدون واسطه به هم متصل شده اند؛ یعنی از الگوی دوم برای اتصال دو سخت افزار استفاده شده است.

۴. بلوک های ارتباطی درون FPGA

درون هر تراشه FPGA بلوک های منطقی زیادی وجود دارد که برای برقراری ارتباط بین آنها از بلوک ها و سوئیچ های ارتباطی استفاده می شود. ساختار این اتصالات به تراکم و تعداد بلوک های منطقی درون سخت افزار بستگی دارد. با توجه به شکل ۲، دو روش اصلی برای تعیین ساختار سیم کشی های محلی و کلی در یک سخت افزار قابل پیکربندی وجود دارد. یکی از این روش ها مربوط به استفاده از اتصالات کوتاه^{۱۰} است که در آن، از یک سری سیم کوتاه برای انتقال اطلاعات محلی استفاده می شود. این اتصالات را می توان توسط جعبه سوئیچ ها به یکدیگر متصل کرد تا به عنوان سیم های طولانی تر مورد استفاده قرار گیرند. سیم های طولانی تر را می توان برای اتصال محلی و کلی استفاده کرد. در اتصال سلسله مراتبی^{۱۱}، بعد از اتصال اجزای داخلی گروه های کوچک توسط سیم های کوتاه، برای اتصال این گروه ها از سیم های طولانی تر در مرز این گروه ها استفاده می شود. معمولاً اتصال سلسله مراتبی را برای حالتی که قرار است بیشتر ارتباطات بین اجزای داخلی گروه ها و قسمت کمتری از ارتباطات بین گروه ها باشد، بهینه سازی می کنند.



شکل ۳. برد Z-turn ساخت شرکت MYiR.



شکل ۲. شماتیک سیم کشی درون یک FPGA.^[۱۷]

می شود و بنابراین استفاده از آن برای افراد غیرمتخصص در برنامه نویسی ساده تر است.

HLL ها زمان توسعه نرم افزار را کاهش می دهند اما برنامه نویسی نوشته شده با این زبان ها برای اجرای بهتر روی سخت افزار نیازمند بهینه سازی دستی است. خانواده جدید FPGA ها استفاده از اعداد اعشاری و انجام اعمال ریاضی روی آنها را ساده تر می کنند و به این ترتیب بهینه سازی در درون آنها نهفته است.

مراحل مختلفی در فرایند طراحی یک مدار وجود دارد. مشخص کردن مدار^{۱۳}، فرایند تعریف توابعی است که قرار است روی سخت افزار قابل پیگیری قرار بگیرند. این کار را می توان با نوشتن برنامه پی به زبان C که تابعیت الگوریتم را توضیح می دهد، انجام داد. از طرف دیگر ممکن است همین کار با مشخص کردن ورودی و خروجی ها و عملیات یک یک بلوک های منطقی درون سخت افزار انجام شود که دشوارتر از حالت قبل است. ساخت مدار با استفاده از واحدهای از پیش ساخته شده مانند جمع کننده ها و ضرب کننده ها نیز روشی است که از نظر دشوار بودن، بین دو روش بالا قرار می گیرد.

فرایند اصلی استفاده شده برای طراحی سخت افزار در این پژوهش مخصوص تراشه های Zynq-7000 است که توسط شرکت زایلینکس پیشنهاد شده است. سه نرم افزار اصلی در طول این فرایند استفاده می شوند که هر سه توسط مهندسين شرکت زایلینکس و مخصوص محصولات همین شرکت توسعه داده شده اند. این سه نرم افزار شامل Vivado HLS، Vivado و Xilinx SDK هستند. فرایند طراحی در اینجا با استفاده از زبان توصیف سخت افزار سطح بالا انجام می شود. طراحی سخت افزار با بهره گیری از یک سری بلوک های پیش ساخته با نام IP^{۱۴} و برقراری اتصالات بین آنها به صورت گرافیکی در نرم افزار Vivado انجام می شود. در شکل ۴ نمونه ساختار طراحی شده برای حل مسئله لاپلاس و IP های استفاده شده نشان داده شده است. هر کدام از این بلوک ها کاربرد خاصی دارند که در ادامه توضیح آنها ارائه شده است. بلوک HLS حل گر معادله لاپلاس است که با استفاده از یک برنامه نوشته شده با زبان C++ در نرم افزار Vivado HLS برای پژوهش حاضر توسعه داده شده است. این IP در ورودی خود داده های اولیه مسئله لاپلاس را دریافت می کند و بعد از انجام فرایند حل، نتایج را به بیرون از بلوک می فرستد. بلوک AXI Timer یک IP توسعه یافته توسط شرکت زایلینکس برای اندازه گیری تعداد دقیق ارتعاش تراشه (سخت افزار طراحی شده) در هنگام کارکرد آن است. از این بلوک برای محاسبه دقیق زمان طی شده در حل هر مسئله استفاده می شود. همچنین از بلوک ZYNQv Processing System برای راه اندازی میکرو پردازنده های موجود

روی تراشه Zynq-7000 استفاده می شود. با استفاده از این IP می توان از طریق بلوک ارتباطی پرسرعت AXI Interconnect با بلوک HLS در ارتباط بود و از این طریق منطق قابل پیگیری را کنترل کرد. برای بررسی کاربرد سایر IP ها منابعی در دسترس است.^[۱۸]

۷. مسائل مورد بررسی

در این پژوهش، معادله لاپلاس و معادله ناپایای جریان کوئت یک بعدی به عنوان نمونه هایی از مسائل پایه دینامیک سیالات محاسباتی برای پیاده سازی روی سخت افزار FPGA و ارزیابی سرعت حل عددی استفاده شده است. یکی از مسائل اولیه و پرکاربرد در زمینه دینامیک سیالات محاسباتی، مسئله لاپلاس است. معادله ی حاکم بر جریان سیال تراکم ناپذیر غیرلزج (جریان پتانسیل) و همچنین معادله ی حاکم بر یک مسئله ی ساده ی انتقال حرارت پایای دوبعدی بدون جمله ی چشمه ی گرما، معادله ی لاپلاس است. در مسئله ی جریان پتانسیل با معلوم بودن شرایط مرزی و حل معادله ی لاپلاس، مقادیر تابع جریان محاسبه می شود که با مشتق گیری از این پارامتر می توان میدان سرعت در جریان را به دست آورد. در مورد مسئله ی انتقال حرارت پایای دوبعدی، بعد از حل معادله ی لاپلاس، میدان دما به صورت مستقیم محاسبه می شود. این مسئله به روش های متفاوتی قابل حل است و با توجه به این که حل تحلیلی نیز برای آن وجود دارد، دقت نتایج را می توان اعتبارسنجی کرد. معادله ی لاپلاس در مختصات دکارتی و دوبعدی به صورت رابطه ی ۱ نوشته می شود.

$$\nabla^2 \psi = \frac{\partial^2 \psi}{\partial x^2} + \frac{\partial^2 \psi}{\partial y^2} = 0 \quad (1)$$

شرایط مرزی برای این مساله به صورت، $\psi(x, \pi) = 0$ ، $\psi(x, 0) = x$ ، $\psi_x(\pi, y) = 0$ و $\psi_x(0, y) = 0$ با استفاده از روش جداسازی متغیرها، حل تحلیلی و دقیق این مساله به صورت رابطه ی ۲ نوشته می شود:^[۲۰]


$$\psi(x, y) = \frac{1}{\pi}(\pi - y) + \sum_{n=1}^{\infty} \frac{2}{\pi n^2} [(-1)^n - 1] \frac{\sinh(n(\pi - y))}{\sinh(n\pi)} \cos(nx) \quad (2)$$

برای انجام حل عددی این مسئله از روش نقطه یی گوس سایدل^{۱۵} استفاده می شود. معادله ی ۱ بعد از گسسته سازی با این روش به رابطه ی ۳ تغییر می یابد^[۲۱] که از آن برای حل عددی مسئله ی لاپلاس استفاده خواهد شد:

$$\psi_{i,j}^{k+1} = \frac{1}{2(1+\beta^2)} (\psi_{i-1,j}^{k+1} + \psi_{i+1,j}^{k+1} + \beta^2 (\psi_{i,j-1}^{k+1} + \psi_{i,j+1}^{k+1})) \quad (3)$$

که در آن، k گام زمانی حل، پسوند های i و j نماینده ی نقطه یی از شبکه ی عددی و β نشان دهنده ی نسبت اندازه شبکه در راستای x به راستای y است.


مسئله ی دیگری که در این پژوهش مورد بررسی قرار می گیرد، شبیه سازی جریان ناپایای کوئت یک بعدی است. این مسئله شامل سیالی با لزجت مشخص است که بین دو صفحه ی بی نهایت طولانی قرار داده شده است. در لحظه ی صفر، صفحه ی بالایی با سرعت ثابت U به حرکت درمی آید. به علت وجود لزجت سیال، اثر شرط



شکل ۴. طرح بلوکی برای حل مساله لاپلاس.

جدول ۱. نرم خطای حل تحلیلی و عددی مساله لاپلاس.

اندازه شبکه	گام حل	نرم اول خطا	نرم دوم خطا	نرم بی نهایت خطا
۱۰۰۰	۰/۳۸۳۶	۰/۴۳۶۶	۰/۷۷۴۳	
۵۰۰۰	۰/۰۵۳۷	۰/۰۶۰۱	۰/۰۹۳۷	$\pi/100$
۱۰۰۰۰	۰/۰۰۰۵	۰/۰۰۶۳	۰/۰۰۱۸	



شکل ۵. کانتور پهن در حل عددی مساله لاپلاس.

مرزی متحرک به مرور زمان در محیط نفوذ کرده و پروفیل سرعت تغییر می کند (شکل ۵). این مسئله جریان یک بعدی ناپایای سیال لزج تراکم ناپذیر را نشان می دهد که با نام جریان کوئت شناخته می شود. معادله حاکم بر مسئله از ساده سازی معادله بقای مومنتوم در جهت x به دست می آید.^[۲۲] این معادله به شکل بی بعد در رابطه ۴ آمده است:

$$\frac{\partial u(y, t)}{\partial t} = \frac{\nu}{\text{Re}} \frac{\partial^2 u(y, t)}{\partial y^2} \quad (4)$$

که در آن شرایط مرزی و اولیه چنین تعریف می شود:

$$\begin{cases} u(y < 1, 0) = 0, & u(1, 0) = 0 \\ u(0, t) = 0, & u(1, t) = 1 \end{cases} \quad (5)$$

همچنین در معادله ۴ عدد رینولدز با استفاده از رابطه ۶ محاسبه می شود:

$$\text{Re} = \frac{HU}{\nu} \quad (6)$$

معادله ۴ با روش اویلر صریح گسسته سازی می شود. برای این کار، مشتق زمانی به صورت تقریب مرتبه اول پیشرو و مشتق مکانی با تقریب اختلاف محدود مرکزی گسسته سازی می شود (معادله ۷):


$$u_j^{n+1} = u_j^n + \frac{\Delta t}{\text{Re}(\Delta y)^2} (u_{j-1}^n - 2u_j^n + u_{j+1}^n) \quad (7)$$

که در آن n نمایانگر گام زمانی حل، j نمایانگر شماره نقطه روی شبکه عددی، ΔT اندازه هر گام زمانی و Δy اندازه هر واحد از شبکه عددی است. حل تحلیلی (پروفیل سرعت بی بعد) جریان ناپایای کوئت به صورت معادله ۸ نوشته می شود.^[۲۱] در شرایط حدی با گذشت زمان و پیشروی حل به مقداری که t خیلی بزرگ شود (شرایط پایا)، جواب مسئله به شکل $u(y, t) = y$ خلاصه می شود که نشان دهنده یک رابطه خطی بین y و u است.


$$u(y, t) = y + \frac{2}{\pi} \sum_{n=1}^{\infty} \frac{1}{n} \left\{ (-1)^n \exp\left(-n^2 \pi^2 \frac{tU}{\text{Re}H}\right) \sin(n\pi y) \right\} \quad (8)$$

۸. نتایج حل عددی

حل عددی معادله لاپلاس روی FPGA و CPU برای شبکه محاسباتی با ابعاد 101×101 انجام شده است. نتایج خطوط هم تراز برای تابع جریان ψ از حل معادله ۳ با دقت مضاعف 16 و اندازه شبکه $\frac{\pi}{3}$ بعد از 10000 گام حل در شکل ۶ آمده است. برای حل تحلیلی این مسئله، سری معادله ۲ تا $n = 1000$ محاسبه شده و در جدول ۱ نرم خطای بین داده های حل عددی و تحلیلی آورده



شکل ۶. کانتور پهن در حل عددی مساله لاپلاس.



شکل ۷. نمودار زمان و تسریع حل مساله لاپلاس.

شده است. مقادیر نرم خطای موجود در این جدول نشان دهنده صحت حل عددی است. معیار همگرایی این مسئله، نرم خطای بین داده های حل تحلیلی و حل عددی است. نرم خطای بین دو ماتریس A و B (هر دو با اندازه $m \times n$) با استفاده از روابط ۹ تا ۱۱ محاسبه شده است.

$$L_1 = \frac{1}{nm} \sum_{i=1}^m \sum_{j=1}^n |A_{ij} - B_{ij}| \quad (9)$$

$$L_r = \left[\frac{1}{nm} \sum_{i=1}^m \sum_{j=1}^n (A_{ij} - B_{ij})^r \right]^{\frac{1}{r}} \quad (10)$$

$$L_\infty = \max(|A_{ij} - B_{ij}|) \quad (11)$$


در شکل ۷ نمودار میله ای زمان حل مسئله (محور عمودی سمت چپ) و میزان تسریع محاسبات (محور عمودی سمت راست) با استفاده از CPU و FPGA برای

جدول ۲. نتایج زمانی حل یک نقطه از شبکه لاپلاس.

تعداد	زمان حل	فرکانس پردازش	سخت افزار	پژوهش
کلاک	(ns)	(MHz)		
۱۳۰	۴۳	۳۰۰۰	CPU	[۹]
۱	۱,۲۲	۸۲۲,۳۷	FPGA	
۲۶,۱۱	۸۹,۱۱	۲۹۳۰	CPU	[۱۲]
۱	۷,۵	۱۳۳	FPGA	
۱۰,۵۸۲۲	۶,۱۲	۱۷۳۰	CPU	پژوهش حاضر
۱,۲۰۷۱	۴,۸۳	۲۵۰	FPGA	


جدول ۳. بررسی دقت حل عددی مساله کوئت.

درصد خطای	حل عددی	حل تحلیلی	t	y
نسبی	$u \times 10^0$	$u \times 10^0$		
۳,۰۷	۱,۱۳۸۷	۱,۱۷۳۷	۰,۱	
۰,۵۹	۲,۷۳۳۳	۲,۷۵۹۵	۰,۳	۰,۳
۰,۱۲	۲,۹۶۲۹	۲,۹۶۶۶	۰,۵	
۰,۸۸	۵,۰۲۱۹	۵,۰۶۶۱	۰,۱	
۰,۲۳	۶,۷۳۳۳	۶,۷۴۹۴	۰,۳	۰,۷
۰,۰۵	۶,۹۶۲۹	۶,۹۶۶۶	۰,۵	



شکل ۹. نمودار مدت زمان محاسبات و میزان تسريع در زمان های مختلف حل مساله کوئت.

نتایج حل مسئله کوئت با دقت مضاعف در $\Delta t = 10^{-7}$ و همچنین اختلاف آنها با مقادیر حل تحلیلی از رابطه ۸، در جدول ۳ آورده شده است. برای محاسبه مقدار تحلیلی حل مسئله کوئت، سری معادله ۸ تا $n = 1000$ محاسبه شده است. از مقادیر خطای محاسبه شده در این جدول می توان نتیجه گرفت که حل عددی مسئله کوئت درست انجام شده است. در شکل ۹ نمودار میله ای زمان حل مسئله کوئت (محور عمودی سمت چپ) با استفاده از CPU و FPGA در دقت تکی آمده است. در این شکل همچنین میزان افزایش سرعت حل (محور عمودی سمت راست) در هر زمان مشخص شده است.



شکل ۸. زمان حل بر حسب تعداد نقاط شبکه.

دقت تکی بر حسب تعداد نقاط شبکه ی محاسباتی آمده است. مشاهده می شود که در یکی از حالت ها تا 10^0 برابر نیز افزایش سرعت به دست آمده است. از آنجا که برای به دست آوردن جواب عددی مناسب و دقیق، لازم است حل به تعداد گام های زیادی پیش برود (بیشتر از 1000 گام حل)، حل کامل این مسئله روی سخت افزار قابل پیکر بندی، به علت وجود سه حلقه تکرار منطقی تودرتو در برنامه ی رایانه ای آن، بهینه نخواهد بود. بنابراین بهتر است فقط افزایش سرعت حل یک گام حل روی FPGA بررسی شود. البته چنانچه از نظر قدرت و فرکانس پردازش سخت افزار قوی تری در اختیار بود، می توان مسئله را به صورت کامل روی آن حل کرد.

نمودار زمان حل مسئله ی لاپلاس روی FPGA با دقت تکی در مقابل تعداد نقاط شبکه ی عددی در شکل ۸ آمده است. چنان که مشاهده می شود، زمان حل روی سخت افزار قابل پیکر بندی با تعداد نقاط شبکه رابطه ی مستقیم و خطی دارد. شیب این خط برابر ۱ بوده که ناشی از خطی بودن معادله ی لاپلاس است. به این ترتیب می توان زمان حل همین مسئله را در ابعاد شبکه ی بزرگ تر، در صورت وجود سخت افزار با سطح محاسباتی بالاتر، تخمین زد.

در پژوهش های قبلی که در زمینه ی تسريع محاسبات عددی با استفاده از FPGA انجام شده اند، یکی از مسائل مهم مورد بررسی حل مسئله ی لاپلاس بوده است. در این بخش نتایج زمانی به دست آمده از حل مسئله ی لاپلاس با سایر مراجع مقایسه شده است. حل یک نقطه از شبکه ی عددی این مسئله روی هر دو سخت افزار CPU و FPGA انجام شده است. [۹] سخت افزارهای استفاده شده برای این منظور، با سخت افزارهای مورد استفاده در پژوهش حاضر متفاوت است. به همین دلیل لازم است پارامتری عمومی برای مقایسه ی نتایج انتخاب شود. متغیری که می تواند توان محاسباتی را صرف نظر از سخت افزار استفاده شده مشخص کند، تعداد دوره های فرکانس زمانی (کلاک) لازم برای حل مسئله است. تعداد کلاک لازم برای تکمیل فرایند حل، یک پارامتر بی بعد است و از این نظر نیز نسبت به سایر متغیرهای با بعد برتری دارد. در جدول ۲ نتایج زمانی و تعداد کلاک در حل یک نقطه از شبکه ی عددی مسئله ی لاپلاس آمده است. تمامی آزمایش ها با دقت اعشاری معمولی انجام شده است. پژوهش دیگری نیز در این زمینه انجام شده [۱۲] که نتایج آن نیز برای مقایسه ارائه شده است. روش های طراحی سخت افزار [۱۲] و پژوهش حاضر نیز با هم تفاوت دارند. اما از آنجا که هدف نهایی، تسريع محاسبات عددی مسئله ی لاپلاس است، بهترین عملکرد هریک از این پژوهش ها مدنظر قرار گرفته و روش طراحی سخت افزار با هم مقایسه نمی شود.

۹. نتیجه‌گیری

اختلاف نتایج نهایی به‌دست آمده از FPGA با حل CPU به اندازه قابل قبولی باشد. در این حالت سطح سخت‌افزاری مورد استفاده برای یک مسئله‌ی خاص کاهش یافته و می‌توان شبکه‌های ریزتر را نیز برای حل انتخاب کرد. همچنین زمان حل نیز به‌علت نیاز کم‌تر به محاسبات منطقی، کاهش خواهد یافت.

فهرست علائم

- ψ : تابع جریان؛
- β : نسبت اندازه‌های شبکه محاسباتی؛
- k : گام تکرار حل؛
- u : مولفه‌ی افقی سرعت؛
- H : ارتفاع؛
- U : سرعت پیشینه؛
- ν : لزجت سینماتیکی؛

در پژوهش‌های قبلی معمولاً از سخت‌افزارهای قابل پیکربندی قوی از نظر قدرت و فرکانس پردازش یا سیستم‌های موازی متشکل از چندین FPGA برای تسریع محاسبات استفاده شده است. سخت‌افزار مورد استفاده در اینجا از نظر تعداد و تراکم اجزای منطقی و محاسباتی و بیشینه فرکانس پردازش از سخت‌افزارهای مورد استفاده در پژوهش‌های گذشته ضعیف‌تر است. با این وجود در حل مسئله‌ی لاپلاس تا 10° برابر تسریع نیز مشاهده شد. روش‌های مختلفی برای افزایش سرعت محاسبات استفاده شده است، به جز تغییر سخت‌افزار محاسباتی مورد استفاده از CPU به FPGA، روش‌های الگوریتمی و بهینه‌سازی‌های نرم‌افزاری زیادی برای رسیدن به این هدف استفاده شد. همچنین دقت انجام حل با استفاده از FPGA در پژوهش حاضر نسبت به CPU کاهش نیافته است. یکی از دلایل عدم افزایش سرعت محاسبات به اندازه زیاد، همین موضوع است. در صورتی که دقت‌های پایین‌تر برای اعداد در حل روی FPGA انتخاب شود، باید به این نکته توجه داشت که میزان

پانویس‌ها

1. parallel computing
2. graphical processing unit
3. field programmable gate array
4. reconfigurable hardware
5. memory cell
6. lookup table
7. configuration
8. hardware description language
9. cache
10. segmented routing
11. hierarchical routing
12. high level language
13. circuit specification
14. intellectual property
15. point Gauss Seidel
16. double
17. Clock

منابع (References)

1. Liu, X., Zhong, Z. and Xu, K. "A hybrid solution method for CFD applications on GPU-accelerated hybrid HPC platforms", *Future Generation Computer Systems*, **56**, pp. 759-765 (2016).
2. Alevras, P. and Yurchenko, D. "GPU computing for accelerating the numerical Path Integration approach", *Computers & Structures*, **171**, pp. 46-53 2016.
3. Smari, W.W., Bakhouya, M., Fiore, S., Aloisio, G. "New advances in high performance computing and simulation: Parallel and distributed systems, algorithms, and applications", *Councurrency and Computation: Practice and Experience*, **28**, pp. 2024-2030 (2016).
4. Konstantinos, K., Helal, A.E., Verma, A. and Feng, W.C. "Bridging the performance-programmability gap for FPGAs via OpenCL: A case study with OpenDwarfs", *Computer Science Technical Reports*, Virginia Tech., TR-16-03 (2016).
5. Sugimoto, N., Miyajima, T., Sakai, R., Osana, Y., Fujita, N. and Amano, H. "Zynq cluster for CFD parametric survey", *Proc. of the International Symposium on Applied Reconfigurable Computing*, Springer International Publishing, pp. 287-299 (2016).
6. Raase, S. and Nordstrom, T. "On the use of a many-core processor for computational fluid dynamics simulations", *Procedia Computer Science*, **51**, pp. 1403-1412 (2015).
7. AbuTalip, M.S., Akamine, T., Hatto, M., Amano, H., Osana, Y. and Fujita, N. "Adaptive flux calculation scheme in advection term computation using partial reconfiguration", *International Journal of Networking and Computing*, **3**(2), pp. 289-306 (2013).
8. Hauser, T. "A flow solver for a reconfigurable FPGA-based hypercomputer", *43rd AIAA Aerospace Sciences Meeting and Exhibit*, Reno, Nevada, AIAA 2005-1382 (2005).
9. Nunez, R., Gonzalez, J. and Camberos, J. "Large-scale numerical solution of partial differential equations with reconfigurable computing", *36th AIAA Thermophysics Conference*, AIAA 2007-4085 (2007).
10. Sano, K., Iizuka, T. and Yamamoto, S. "Systolic architecture for computational fluid dynamics on FPGAs", in *15th Annual IEEE Symposium on Field-Programmable Custom Computing Machines (FCCM '07)*, pp. 107-116 (2007).

11. Andrés, E., Carreras, C., Caffarena, G., Molina, M.D.C. Nieto-Taladriz, O. and Palacios, F. "A methodology for CFD acceleration through reconfigurable hardware", *46th AIAA Aerospace Sciences Meeting and Exhibit*, AIAA 2008-481 (2008).
12. Andres, E., Widhalm, M. and Caloto, A. "Achieving high speed CFD simulations: Optimization, parallelization, and FPGA acceleration for the unstructured DLR TAU code", *47th AIAA Aerospace Sciences Meeting including The New Horizons Forum and Aerospace Exposition*, Orlando, Florida, AIAA 2009-759 (2009).
13. Sanchez-Roman, D., Sutter, G., Lopez-Buedo, S., Gonzalez, I., Gomez-Arribas, F.J. and Aracil, J. "An euler solver accelerator in FPGA for computational fluid dynamics applications", in *Programmable Logic (SPL), 2011 VII Southern Conference on*, pp. 149-154 (2011).
14. Sano, K., Hatsuda, Y. and Yamamoto, S. "Performance evaluation of FPGA-based custom accelerators for iterative linear-equation solvers", *20th AIAA Computational Fluid Dynamics Conference Honolulu*, Hawaii, AIAA 2011-3223 (2011).
15. Liu, I., Lee, E.A., Viele, M., Wang, G. and Andrade, H. "A heterogeneous architecture for evaluating real-time one-dimensional computational fluid dynamics on FPGAs", *IEEE 20th Annual International Symposium on Field-Programmable Custom Computing Machines (FCCM)*, pp. 125-132 (2012).
16. Gokhale, M.B. and Graham, P.S., *Reconfigurable Computing: Accelerating Computation with Field-Programmable Gate Arrays*, First Edition, Springer (2005).
17. Singh, P. and Vishvakarma, S.K. "Device/circuit/ architectural techniques for ultra-low power FPGA design", *Microelectronics and Solid State Electronics*, **2**(A), pp. 1-15 (2013).
18. Windh, S., Ma, X., Halstead, R., Budhkar, P., Luna, Z., Hussaini, O. and Najjar, W. "High-level language tools for reconfigurable computing", *Proceedings of the IEEE*, **103**(3), pp. 390-408 (2015).
19. <https://www.xilinx.com/products/intellectual-property.html> (23 Nov. 2016).
20. Myint-U, T. and Debnath, L., *Linear Partial Differential Equations for Scientists and Engineers*, Fourth Edition, Birkhäuser Boston (2007).
21. Hoffmann, K.A. and Chiang, S.T., *Computational Fluid Dynamics*, Fourth Edition, Engineering Education System (2000).
22. Jordan, P.P.P.M. "Exact solutions for the unsteady plane couette flow of a dipolar fluid", *Proc. Math. Phys. Eng. Sci.*, **458**(2021), pp. 1245-1272 (2002).