

استفاده از سخت‌افزار FPGA برای تسریع محاسبات عددی جریان‌های پایا و ناپایا

عباس ابراهیمی*

محمد زندسليمي (کارشناس ارشد)

دانشکده‌ی مهندسي هواضما، دانشگاه صنعتي شریف

تسریع محاسبات عددی حل معادلات دیفرانسیل حاکم بر مسائل سیالاتی — بهویژه در جریان‌های پایا — از چالش‌های اصلی شبیه‌سازی این مسائل هستند. محاسبات عددی با استفاده از سخت‌افزارهای سنتی مانند CPU به صورت سری انجام می‌شوند و زمان بزند. روش جدیدی که در این مقاله برای حل عددی معادلات دیفرانسیل پیشنهاد شده، به‌کمک بستر سخت‌افزاری FPGA، حل را به صورت سخت‌افزاری موازی‌سازی می‌کند. FPGA یک مدار تجمعی از بلاک‌های منطقی با قابلیت پیکربندی دوباره است. در این پژوهش از این سخت‌افزار جهت افزایش سرعت حل عددی معادله‌ی لaplas و جریان پایا کوتاه یک بعدی به عنوان نمونه‌هایی از مسائل پایه‌ی دینامیک سیالات محاسباتی استفاده شده است. مسائل مورد نظر روی یک Zynq-70۲۰ از نوع FPGA پیاده‌سازی شده و نتایج حل عددی آن‌ها با نتایج حاصل از برنامه‌ی رایانه‌ی روی CPU مقایسه شده است. محاسبات در برخی حالت‌ها تا ده برابر سریع‌تر از حل روی سخت‌افزار CPU انجام شده و از دقت حل نیز کاسته نشده است.

واژگان کلیدی: سخت‌افزار قابل برنامه‌ریزی، دینامیک سیالات محاسباتی، زبان توصیف سخت‌افزار، تسریع محاسبات عددی.

ebrahimi_a@sharif.ir
mohammad.zandsalimy@ae.sharif.ir

۱. مقدمه

سطح سخت‌افزار (پیکربندی یک واحد سخت‌افزاری)، هر دو در مورد FPGA قابل پیاده‌سازی است. درگذشته از FPGA‌ها معمولاً برای نمونه‌سازی سخت‌افزاری منطق پیونددهنده ساخت‌افزارهای دیگر استفاده می‌شد. اما امروزه با افزایش فرکانس سیگنال زمانی، می‌توان از آنها به عنوان پردازنده‌هایی با قابلیت انعطاف بالا و بهتایی استفاده کرد. در گذشته بیشتر تحقیقاتی که در زمینه‌ی محاسبات ریاضی با استفاده از FPGA انجام شده، مربوط به کاربردهایی مانند ذخیره‌ی ماتریس‌ها و ضرب آنها، تبدیل فوریه‌ی عددی، پردازش سیگنال و کاربردهای دیجیتال دیگر بوده است. در زمینه‌ی CFD فعالیت‌های پژوهشی اندکی وجود دارد که از جمله آن‌ها می‌توان به حل یک میدان یک بعدی تراکم پذیر با استفاده از FPGA^[۸] اشاره کرد. همچنین المان‌های انجام شده است. نتایج پژوهش‌های انجام شده در این زمینه به محاسبات موازی^[۱]، استفاده از تراشه‌های چند هسته‌ی، محاسبات با استفاده از تراشه‌های ویژه مانند GPU^[۲] و غیره منجر شده است.^[۱۵] براساس بررسی‌های جدید^[۷-۲] محاسبات با استفاده از تراشه‌ی FPGA^[۲]، که مبتنی بر پیاده‌سازی سخت‌افزاری معادلات است، نیز برای افزایش سرعت بسیار مناسب به نظر می‌رسد. طبیعت موازی‌سازی محاسبات عددی در سطح سیستم (استفاده از چند واحد سخت‌افزاری) و

طرایح وسایل پرنده و زیرمجموعه‌های آن به صورت سنتی براساس آزمون‌های تجربی زمان بر و هزینه بر در تونل باد انجام می‌شود. شبیه‌سازی جریان در رایانه به‌کمک روش‌های دینامیک سیالات محاسباتی (CFD) می‌تواند این آزمون‌ها را با صرف زمان و هزینه‌ی بسیار کم تری جبران کند. هزینه‌های محاسباتی بالا ناشی از حل معادلات دیفرانسیل حاکم بر حرکت جریان سیال شامل بقای جرم، مومنتوم و انرژی باعث شده که همچنان توان از دانش CFD به عنوان ابزار عهده‌دار کل فاز طرایح استفاده کرد. حل عددی این معادلات در اکثر مسائل واقعی به شبکه‌های محاسباتی ریز و با تعداد نقاط زیاد یا تعداد تکرارهای حل بالا نیاز دارد. به همین دلیل تلاش زیادی برای تسریع حل الگوریتم‌های معادلات دیفرانسیل حاکم بر جریان انجام شده است. نتایج پژوهش‌های انجام شده در این زمینه به محاسبات موازی^[۱]، استفاده از تراشه‌های چند هسته‌ی، محاسبات با استفاده از تراشه‌های ویژه مانند GPU^[۲] و غیره منجر شده است.^[۱۵] براساس بررسی‌های جدید^[۷-۲] محاسبات با استفاده از تراشه‌ی FPGA^[۲]، که مبتنی بر پیاده‌سازی سخت‌افزاری معادلات است، نیز برای افزایش سرعت بسیار مناسب به نظر می‌رسد. طبیعت موازی‌سازی محاسبات عددی در سطح سیستم (استفاده از چند واحد سخت‌افزاری) و

* نویسنده مسئول

تاریخ: دریافت ۲۴ آذر ۱۳۹۵، اصلاحیه ۳، ۱۳۹۵، ۹، پذیرش ۴ آوریل ۱۳۹۵.

DOI:10.24200/J40.2018.6391


۵. معرفی سخت‌افزار مورد استفاده

سخت‌افزار مورد استفاده در این پژوهش از نوع SoC FPGA است، بدین معنا که داخل تراشه‌ی اصلی پردازنده‌ی هر دو سخت‌افزار قابل برنامه‌ریزی (FPGA) و پردازنده‌ی (CPU) وجود دارد. همچنین تراشه‌ی اصلی مورد استفاده، مدل Zynq-7020 از خانواده Zynq-70^{۲۰} ساخت شرکت Xilinx است.^[۵] این تراشه در کاربردهایی با حجم محاسبات بالا و صرف توان کم، بهینه است. تراشه‌ی مورد نظر به تهیی کاربرد خاصی نخواهد داشت، زیرا ارتباطات خارجی آن برای ریختن اطلاعات پیکربندی و استخراج نتایج هنوز قابل استفاده نیست. بهترین راه حل ممکن برای انجام این کار، نصب تراشه روی بردی است که دارای ارتباطات خارجی استاندارد است. برد مورد استفاده در این پژوهش با نام Z-turn شناخته شده و ساخت شرکت MYiR است. روی این برد ارتباطات خارجی USB، شبکه، حافظه‌ی فلاش و غیره تعییه شده است. تصویری از این برد و اجزای آن در شکل ۳ نشان داده شده است.

CPU مورد استفاده برای مقایسه‌ی نتایج، مدل Core i7 Q740 است. ساخت شرکت اینتل با پیشینه فرکانس عملکرد ۱/۷۳ گیگاهرتز است. این CPU دارای چهار هسته‌ی پردازنده‌ی فیزیکی است. هر کدام از این هسته‌های فیزیکی می‌توانند به صورت همزمان دو عملیات جداگانه را انجام دهند، پس در کل هشت هسته‌ی پردازنده‌ی مجازی دارد. پیشینه توان محاسبات این پردازنده برابر ۱۳,۸۴ گیگاباپ (یعنی ۱۳,۸۴ میلیارد عملیات اعشاری در هر ثانی!) است. البته باید توجه داشت که این مقدار اسمی، پیشینه توان محاسباتی CPU است و در عمل هیچ وقت امکان دست‌یابی به این عدد امکان‌پذیر نیست.

۶. روش معماری سخت‌افزار

انجام محاسبات با استفاده از سخت‌افزار FPGA نیازمند برنامه‌ریزی و طراحی آن به‌کمک زبان توصیف سخت‌افزار (HDL) است که در بین آنها دو زبان توصیف سخت‌افزار Verilog و VHDL بیشترین کاربرد را دارند. کدنویسی با زبان توصیف سخت‌افزار، حتی برای افراد متخصص، می‌تواند (بسته به نوع سیستمه) بسیار زمان بر پاشد. خوشبختانه تکنولوژی FPGA در زمینه‌ی ایجاد رابط کاربری و ابزارهای توصیف سخت‌افزار سطح بالا (HLL)^[۱۲] در حال توسعه است.^[۱۸] طراحی سخت‌افزار FPGA با استفاده از این نرم‌افزارها عموماً براساس زبان برنامه‌نویسی C نوشته




شکل ۳. برد Z-turn ساخت شرکت MYiR

مرتبط است. در این ساختار انتقال اطلاعات (اگر وجود داشته باشد) بین این دو جزء به‌ندرت صورت می‌گیرد. این مدل مشابه حالتی است که ایستگاه‌های مختلف، پردازش اطلاعات را برای مدت بسیار طولانی انجام می‌دهند، بدون این که انتقال اطلاعات لازم باشد.

هرکدام از این ساختارها مزایا و معایبی دارند. هرچه مکان قرارگیری واحد قابل برنامه‌ریزی به پردازنده نزدیک‌تر باشد، برنامه‌های مختلف به دلیل زمان کوتاه انتقال اطلاعات، می‌توانند به تعداد دفعات بیشتر با آن ارتباط برقرار کنند. در این حالت سخت‌افزار نمی‌تواند بدون دخالت پردازنده برای مدت طولانی به انجام عملیات پردازد و معمولاً مقدار سخت‌افزار در دسترس نیز محدود است. فاصله‌ی ارتباط طولانی تر به معنی سطح موازی سازی بالاتر است و به همین سبب سرعت و تعداد دفعات ارتباط کاهش خواهد یافت. در کاربردهایی که به دفعات ارتباط زیاد و با سرعت بالا لازم است، چنین ساختاری احتمالاً موجب کاهش زمان اجرای برنامه نخواهد شد. در پژوهش حاضر CPU و FPGA دو واحد جدا از هم هستند که با ارتباطات بسیار سریع و بدون واسطه به هم متصل شده‌اند؛ یعنی از الگوی دوم برای اتصال دو سخت‌افزار استفاده شده است.

۴. بلوک‌های ارتباطی درون

FPGA درون هر تراشه‌ی FPGA بلوک‌های منطقی زیادی وجود دارد که برای برقراری ارتباط بین آنها از بلوک‌ها و سویچ‌های ارتباطی استفاده می‌شود. ساختار این اتصالات به تراکم و تعداد بلوک‌های منطقی درون سخت‌افزار بستگی دارد. با توجه به شکل ۲، دو روش اصلی برای تعیین ساختار سیم‌کشی‌های محلی و کلی در یک سخت‌افزار قابل پیکربندی وجود دارد. یکی از این روش‌ها مربوط به استفاده از اتصالات کوتاه^{۱۰} است که در آن، از یک سری سیم کوتاه برای انتقال اطلاعات محلی استفاده می‌شود. این اتصالات را می‌توان توسط جعبه‌سویچ‌ها به یکدیگر متصل کرد تا به عنوان سیم‌های طولانی تر مورد استفاده قرار گیرند. سیم‌های طولانی تر را می‌توان برای اتصال محلی و کلی استفاده کرد. در اتصال سلسه‌مراتبی^[۱۱]، بعد از اتصال اجزای داخلی گروه‌های کوچک توسط سیم‌های کوتاه، برای اتصال این گروه‌ها از سیم‌های طولانی تر در مرز این گروه‌ها استفاده می‌شود. معمولاً اتصال سلسه‌مراتبی را برای حالتی که قرار است بیشتر ارتباطات بین اجزای داخلی گروه‌ها و قسمت کمتری از ارتباطات بین گروه‌ها باشد، بهینه‌سازی می‌کنند.



شکل ۲. شماتیک سیم‌کشی درون یک FPGA

روی تراشه‌ی Zynq-7020 استفاده می‌شود. با استفاده از این IP می‌توان از طریق بلاک ارتباطی پرسرعت AXI Interconnect AXI با بلاک HLS در ارتباط بود و از این طریق منطق قابل پیکربندی را کنترل کرد. برای بررسی کاربرد سایر IP‌ها منابعی در دسترس است.^[۱۹]

۷. مسائل مورد بررسی

در این پژوهش، معادله‌ی لaplás و معادله‌ی ناپایای جریان کوتاه یک بعدی به عنوان نمونه‌هایی از مسائل پایه‌ی دینامیک سیالات محاسباتی برای پیاده‌سازی روی سخت‌افزار FPGA و ارزیابی سرعت حل عددی استفاده شده است. یکی از مسائل اولیه و پرکاربرد در زمینه‌ی دینامیک سیالات محاسباتی، مسئله‌ی لaplás است. معادله‌ی حاکم بر جریان سیال تراکم ناپدیر غیرلزج (جریان پتانسیل) و همچنین معادله‌ی حاکم بر یک مسئله‌ی ساده‌ی انتقال حرارت پایه‌ی دو بعدی بدون جمله‌ی چشممه‌ی گرمای معادله‌ی لaplás است. در مسئله‌ی جریان پتانسیل با معلوم بودن شرایط مرزی و حل معادله‌ی لaplás، مقدار تابع جریان محاسبه می‌شود که با مشتق‌گیری از این پارامتر می‌توان میدان سرعت در جریان را بدست آورد. درمورد مسئله‌ی انتقال حرارت پایه‌ی دو بعدی، بعد از حل معادله‌ی لaplás، میدان دما به صورت مستقیم محاسبه می‌شود. این مسئله‌ی به روش‌های متفاوتی قبل حل است و با توجه به این که حل تحلیلی نیز برای آن وجود دارد، دقت نتایج را می‌توان اعتبارسنجی کرد. معادله‌ی لaplás در مختصات دکارتی و دو بعدی به صورت رابطه‌ی ۱ نوشته می‌شود.

$$\nabla^2 \psi = \frac{\partial^2 \psi}{\partial x^2} + \frac{\partial^2 \psi}{\partial y^2} = 0 \quad (1)$$

شرط مرزی برای این مسئله به صورت $x = 0, \psi(x, \pi) = 0, \psi(x, 0) = 0, \psi(\pi, y) = 0, \psi(0, y) = 0$ درنظر گرفته شده است. با استفاده از روش جداسازی متغیرها، حل تحلیلی و دقیق این مسئله به صورت رابطه‌ی ۲ نوشته می‌شود:^[۲۰]

$$\psi(x, y) = \frac{1}{2}(\pi - y) + \sum_{n=1}^{\infty} \frac{2}{\pi n^2} [(-1)^n - 1] \frac{\sinh(n(\pi - 1))}{\sinh(n\pi)} \cos(nx) \quad (2)$$

برای انجام حل عددی این مسئله از روش نقطه‌بی‌گوس سایدل^[۱۵] استفاده می‌شود. معادله‌ی ۱ بعد از گسته‌سازی با این روش به رابطه‌ی ۳ تغییر می‌یابد^[۲۱] که از آن برای حل عددی مسئله‌ی لaplás استفاده خواهد شد:

$$\psi_{i,j}^{k+1} = \frac{1}{2(1+\beta^2)} (\psi_{i-1,j}^{k+1} + \psi_{i+1,j}^k + \beta^2 (\psi_{i,j-1}^k + \psi_{i,j+1}^k)) \quad (3)$$

که در آن، k گام زمانی حل، پسوندهای i و j نمایندهٔ نقطه‌بی از شبکه‌ی عددی و β نشان‌دهندهٔ نسبت اندازه شبکه در راستای x به راستای y است.

مسئله‌ی دیگری که در این پژوهش مورد بررسی قرار می‌گیرد، شبیه‌سازی جریان ناپایای کوتاه یک بعدی است. این مسئله شامل سیالی با لزجت مشخص است که بین دو صفحه‌ی بی‌نهایت طولانی قرار داده شده است. در لحظه‌ی صفر، صفحه‌ی بالایی با سرعت ثابت U به حرکت درمی‌آید. به علت وجود لزجت سیال، اثر شرط

می‌شود و بنابراین استفاده از آن برای افراد غیرمتخصص در برنامه‌نویسی ساده‌تر است.

HLL ها زمان توسعه‌ی نرم‌افزار را کاهش می‌دهند اما برنامه‌ی نوشته شده با این زبان‌ها برای اجرای بهتر روی سخت‌افزار نیازمند بهینه‌سازی دستی است. خلواده‌ی جدید FPGA ها استفاده از اعداد اعشاری و انجام اعمال ریاضی روی آنها را ساده‌تر می‌کنند و به این ترتیب بهینه‌سازی در درون آنها نهفته است.


مراحل مختلفی در فرایند طراحی یک مدار وجود دارد. مشخص کردن مدار^[۱۳]

فرایند تعریف توابعی است که قرار است روی سخت‌افزار قابل پیکربندی قرار بگیرند. این کار را می‌توان با نوشتن برنامه‌ی به زبان C که تابعیت الگوریتم را توضیح می‌دهد، انجام داد. از طرف دیگر ممکن است همین کار با مشخص کردن رودی و خروجی‌ها و عملیات یکیک بلوک‌های منطقی درون سخت‌افزار انجام شود که دشوارتر از حالت قبل است. ساخت مدار با استفاده از واحدهای از پیش ساخته شده مانند جمع‌کننده‌ها و ضرب‌کننده‌ها نیز روشی است که از نظر دشوار بودن، بین دو روش بالا قرار می‌گیرد.

فرایند اصلی استفاده شده برای طراحی سخت‌افزار در این پژوهش مخصوص تراشه‌های Zynq-7000 است که توسط شرکت زایلینکس پیشنهاد شده است.

سه نرم‌افزار اصلی در طول این فرایند استفاده می‌شوند که هر سه توسط مهندسین شرکت زایلینکس و مخصوص محصولات همین شرکت توسعه داده شده‌اند. این سه نرم‌افزار شامل Xilinx SDK، Vivado HLS و Vivado در اینجا با استفاده از زبان توصیف سخت‌افزار سطح بالا انجام می‌شود. طراحی سخت‌افزار با بهره‌گیری از یک سری بلوک‌های پیش‌ساخته با نام IP^[۱۴] و برقراری اتصالات بین آنها به صورت گرافیکی در نرم‌افزار Vivado انجام می‌شود. در شکل ۴ نمونه ساختار طراحی شده برای حل مسئله‌ی لaplás و IP‌های استفاده شده نشان داده شده است. هر کدام از این بلوک‌ها کاربرد خاصی دارند که در ادامه توضیح آنها ارائه شده است. بلوک HLS حلگر معادله‌ی لaplás است که با استفاده از یک برنامه نوشته شده با زبان C++ در نرم‌افزار Vivado HLS برای پژوهش حاضر توسعه داده شده است. این IP در رودی خود داده‌های اولیه‌ی مسئله‌ی لaplás را دریافت می‌کند و بعد از انجام فرایند حل، نتایج را به بیرون از بلوک می‌فرستد. بلوک


AXI Timer یک IP توسعه یافته توسط شرکت زایلینکس برای اندازه‌گیری تعداد دقیق ارعاش تراشه (سخت‌افزار طراحی شده) در هنگام کارکرد آن است. از این بلوک برای محاسبه‌ی دقیق زمان طی شده در حل هر مسئله استفاده می‌شود. همچنین از بلوک ZYNQv Processing System برای راهاندازی میکروپردازنده‌های موجود




شکل ۴. طرح بلوکی برای حل مسئله لaplás.

جدول ۱. نرم خطای حل تحلیلی و عددی مساله لaplas.

اندازه شبکه	گام حل	نرم اول خطای	نرم دوم خطای	نرم بی‌نهایت
۰,۷۷۴۳	۰,۴۳۶۶	۰,۳۸۳۶	۱۰۰۰	
۰,۰۹۳۷	۰,۰۶۰۱	۰,۰۵۳۷	۵۰۰۰	$\pi/100$
۰,۰۱۸	۰,۰۰۶۳	۰,۰۰۵	۱۰۰۰۰	



شکل ۶. کانتور u در حل عددی مساله لaplas.



شکل ۷. نمودار زمان و تسريع حل مساله لaplas.


شده است. مقادیر کم نرم خطای موجود در این جدول نشان‌دهندهٔ صحت حل عددی است. معیار همگرایی این مسئله، نرم خطای بین داده‌های حل تحلیلی و حل عددی است. نرم خطای بین دو ماتریس A و B ($m \times n$) با استفاده از روابط ۹ تا ۱۱ محاسبه شده است.

$$L_1 = \frac{1}{nm} \sum_{i=1}^m \sum_{j=1}^n |A_{ij} - B_{ij}| \quad (9)$$

$$L_2 = \left[\frac{1}{nm} \sum_{i=1}^m \sum_{j=1}^n (A_{ij} - B_{ij})^2 \right]^{\frac{1}{2}} \quad (10)$$

$$L_\infty = \max(|A_{ij} - B_{ij}|) \quad (11)$$

در شکل ۷ نمودار میله‌بی زمان حل مسئله (محور عمودی سمت چپ) و میزان تسريع محاسبات (محور عمودی سمت راست) با استفاده از CPU و FPGA برای



شکل ۵. کانتور u در حل عددی مساله لaplas.

مرزی متحرک به مرور زمان در محیط نفوذ کرده و پروفیل سرعت تغییر می‌کند (شکل ۵). این مسئله جریان یک بعدی ناپایابی سیال لزج تراکم ناپذیر را نشان می‌دهد که با نام جریان کوئت شناخته می‌شود. معادلهٔ حاکم بر مسئله از ساده‌سازی معادلهٔ بتای مومتومن در جهت x به دست می‌آید.^[۲۲] این معادله به شکل بی‌بعد در رابطهٔ ۴ آمده است:

$$\frac{\partial u(y, t)}{\partial t} = \frac{1}{Re} \frac{\partial^2 u(y, t)}{\partial y^2} \quad (4)$$

که در آن شرایط مرزی و اولیه چنین تعریف می‌شود:

$$\begin{cases} u(y < 1, 0) = 0, & u(1, 0) = 0 \\ u(0, t) = 0, & u(1, t) = 1 \end{cases} \quad (5)$$

همچنین در معادلهٔ ۴ عدد رینولدز با استفاده از رابطهٔ ۶ محاسبه می‌شود:

$$Re = \frac{HU}{\nu} \quad (6)$$

معادلهٔ ۴ با روش اوپلر صریح گسسته‌سازی می‌شود. برای این کار، مشتق زمانی به صورت تقریب مرتبهٔ اول پیشرو و مشتق مکانی با تقریب اختلاف محدود مرکزی گسسته‌سازی می‌شود (معادلهٔ ۷):

$$u_j^{n+1} = u_j^n + \frac{\Delta t}{Re(\Delta y)^2} (u_{j-1}^n - 2u_j^n + u_{j+1}^n) \quad (7)$$

که در آن n نمایان‌گر گام زمانی حل، z نمایان‌گر شمارهٔ نقطه روی شبکهٔ عددی، ΔT گام زمانی و Δy اندازهٔ یه واحد از شبکهٔ عددی است. حل تحلیلی (پروفیل سرعت بی‌بعد) جریان ناپایابی کوئت به صورت معادلهٔ ۸ نوشته می‌شود.^[۱۱] در شرایط حدی با گذشت زمان و پیشروی حل به مقداری که t خیلی بزرگ شود (شرایط پایا)، جواب مسئله به شکل $u(y, t) = y$ خلاصه می‌شود که نشان‌دهندهٔ یک رابطهٔ خطی بین y و u است.

$$u(y, t) = y + \frac{2}{\pi} \sum_{n=1}^{\infty} \frac{1}{n} \left\{ (-1)^n \exp(-n^2 \pi^2 \frac{tU}{ReH}) \sin(n\pi y) \right\} \quad (8)$$

۸. نتایج حل عددی


حل عددی معادلهٔ لaplas روی FPGA و CPU برای شبکهٔ محاسباتی با ابعاد 101×101 انجام شده است. نتایج خطوط هم‌تاز برای تابع جریان u از حل معادلهٔ ۳ با دقت مضاعف^{۱۶} و اندازه شبکهٔ $\frac{\pi}{100}$ ، بعد از 10000 گام حل در شکل ۶ آمده است. برای حل تحلیلی این مسئله، سری معادلهٔ ۲ تا $n = 1000$ محاسبه شده و در جدول ۱ نرم خطای بین داده‌های حل عددی و تحلیلی آورده

جدول ۲. نتایج زمانی حل یک نقطه از شبکه لپلاس.

تعداد کلاک	زمان حل (ns)	فرکانس پردازش (MHz)	سخت افزار	پژوهش
۱۳۰	۴۳	۳۰۰۰	CPU	[۶]
۱	۱/۲۲	۸۲۲،۳۷	FPGA	
۲۶۱/۱	۸۹/۱۱	۲۹۳۰	CPU	[۱۴]
۱	۷/۵	۱۲۳	FPGA	
۱۰/۵۸۲۲	۶/۱۲	۱۷۳۰	CPU	
۱/۲۰۷۱	۴/۸۳	۲۵۰	FPGA	پژوهش حاضر


جدول ۳. بررسی دقت حل عددی مسئله کوئت.

حل تحلیلی	حل عددی	درصد خطای	t	y
نسبی	$u \times 10$	$u \times 10$		
۳/۰۷	۱/۱۳۸۷	۱/۱۷۳۷	۰/۱	
۰/۵۹	۲/۷۳۳۳	۲/۷۵۹۵	۰/۳	۰/۳
۰/۱۲	۲/۹۶۲۹	۲/۹۶۶۶	۰/۵	
۰/۸۸	۵/۰۲۱۹	۵/۰۶۶۱	۰/۱	
۰/۲۳	۶/۷۳۲۳	۶/۷۴۹۴	۰/۳	۰/۷
۰/۰۵	۶/۹۶۲۹	۶/۹۶۶۶	۰/۵	



شکل ۹. نمودار مدت زمان محاسبات و میزان تسریع در زمان‌های مختلف حل مسئله کوئت.

نتایج حل مسئله کوئت با دقت مضاعف در $\Delta t = 10^{-7}$ می‌باشد. اختلاف آنها با مقادیر حل تحلیلی از رابطه ۸، در جدول ۳ آورده شده است. برای محاسبه مقدار تحلیلی حل مسئله کوئت، سری معادله $n = 1000$ می‌باشد. از مقادیر خطای محاسبه شده در این جدول می‌توان نتیجه گرفت که حل عددی مسئله کوئت درست انجام شده است. در شکل ۹ نمودار میله‌ای زمان حل مسئله کوئت (محور عمودی سمت چپ) با استفاده از CPU و FPGA در دقت تکی آمدۀ است. در این شکل همچنین میزان افزایش سرعت حل (محور عمودی سمت راست) در هر زمان مشخص شده است.



شکل ۸. زمان حل بر حسب تعداد نقاط شبکه.

دقت تکی بر حسب تعداد نقاط شبکه محاسباتی آمدۀ است. مشاهده می‌شود که در یکی از حالت‌ها تا ۱۰ برابر نیز افزایش سرعت بدست آمدۀ است. از آنجا که برای بدست آوردن جواب عددی مناسب و دقیق لازم است حل به تعداد گام‌های زیادی پیش برود (بیشتر از ۱۰۰۰ گام حل)، حل کامل این مسئله روی سخت افزار قابل پیکربندی، به علت وجود سه حلقه تکرار منطقی تودرت در برنامه‌ی رایانه‌ی آن، بهینه نخواهد بود. بنابراین بهتر است فقط افزایش سرعت حل یک گام حل روی FPGA بررسی شود. البته چنانچه از نظر قدرت و فرکانس پردازش سخت افزار قوی‌تری در اختیار بود، می‌توان مسئله را به صورت کامل روی آن حل کرد.

نمودار زمان حل مسئله لپلاس روی FPGA با دقت تکی در مقابل تعداد نقاط شبکه‌ی عددی در شکل ۸ آمدۀ است. چنان که مشاهده می‌شود، زمان حل روی سخت افزار قابل پیکربندی با تعداد نقاط شبکه رابطه‌ی مستقیم و خطی دارد. شیب این خط برابر ۱ بوده که ناشی از خطی بودن معادله‌ی لپلاس است. به این ترتیب می‌توان زمان حل همین مسئله را در ابعاد شبکه‌ی بزرگ‌تر، در صورت وجود سخت افزار با سطح محاسباتی بالاتر، تخمین زد.

در پژوهش‌های قبلی که در زمینه‌ی تسریع محاسبات عددی با استفاده از FPGA انجام شده‌اند، یکی از مسائل مهم مورد بررسی حل مسئله لپلاس بوده است. در این بخش نتایج زمانی بدست آمده از حل مسئله لپلاس با سایر مراجع مقایسه شده است. حل یک نقطه از شبکه‌ی عددی این مسئله روی هر دو سخت افزار CPU و FPGA انجام شده است.^[۱۴] سخت افزارهای استفاده شده برای این منظور، با سخت افزارهای مورد استفاده در پژوهش حاضر متفاوت است. به همین دلیل لازم است پارامتری عمومی برای مقایسه نتایج انتخاب شود. متغیری که می‌تواند توان محاسباتی را صرف‌نظر از سخت افزار استفاده شده مشخص کند، تعداد دوره‌های فرکانس زمانی (کلاک^{۱۷}) لازم برای حل مسئله است. تعداد کلاک

لازم برای تکمیل فرایند حل، یک پارامتری بعد است و از این نظر نیز نسبت به سایر متغیرهای با بعد برتری دارد. در جدول ۲ نتایج زمانی و تعداد کلاک در حل یک نقطه از شبکه‌ی عددی مسئله لپلاس آمدۀ است. تمامی آزمایش‌ها با دقت اعشاری معمولی انجام شده است. پژوهش دیگری نیز در این زمینه انجام شده^[۱۴] که نتایج آن نیز برای مقایسه ارائه شده است. روش‌های طراحی سخت افزار^[۱۶، ۱۷] و پژوهش حاضر نیز با هم تفاوت دارند. اما از آنجا که هدف نهایی، تسریع محاسبات عددی مسئله لپلاس است، بهترین عملکرد هریک از این پژوهش‌ها مدنظر قرار گرفته و روش طراحی سخت افزار با هم مقایسه نمی‌شود.

۹. نتیجه‌گیری

اختلاف نتایج نهایی به دست آمده از FPGA با حل CPU به اندازه قابل قبولی باشد. در این حالت سطح سخت‌افزاری مورد استفاده برای یک مسئله‌ی خاص کاهش یافته و می‌توان شبکه‌های ریزتر را نیز برای حل انتخاب کرد. همچنین زمان حل نیز به عملت نیازکم‌تر به محاسبات منطقی، کاهش خواهد یافت.

فهرست علائم

- ϕ : تابع جریان؛
 β : نسبت اندازه‌های شبکه محاسباتی؛
 k : گام تکرار حل؛
 u : مولفه‌ی افقی سرعت؛
 H : ارتفاع؛
 U : سرعت بیشینه؛
 v : لزجت سینماتیکی؛

در پژوهش‌های قبلی معمولاً از سخت‌افزارهای قابل پیکربندی قوی از نظر قدرت و فرکانس پردازش یا سیستم‌های موازی متین‌کل از چندین FPGA برای تسريع محاسبات استفاده شده است. سخت‌افزار مورد استفاده در اینجا از نظر تعداد و تراکم اجرای منطقی و محاسباتی و بیشینه فرکانس پردازش از سخت‌افزارهای مورد استفاده در پژوهش‌های گذشته ضعیف‌تر است. با این وجود در حل مسئله‌ی لپلاس ۱۰ برابر تسريع نیز مشاهده شد. روش‌های مختلفی برای افزایش سرعت محاسبات استفاده شده است، به جز تغییر ساخت‌افزار محاسباتی مورد استفاده از CPU به FPGA، روش‌های الگوریتمی و بهینه‌سازی‌های نرم‌افزاری زیادی برای رسیدن به این هدف استفاده شد. همچنین دقت انجام حل با استفاده از FPGA در پژوهش حاضر نسبت به CPU کاهش نیافته است. یکی از دلایل عدم افزایش سرعت محاسبات به اندازه زیاد، همین موضوع است. در صورتی که دقت‌های پایین‌تر برای اعداد در حل روی FPGA انتخاب شود، باید به این نکته توجه داشت که میزان

پابلوشت‌ها

1. parallel computing
2. graphical processing unit
3. field programmable gate array
4. reconfigurable hardware
5. memory cell
6. lookup table
7. configuration
8. hardware description language
9. cache
10. segmented routing
11. hierarchical routing
12. high level language
13. circuit specification
14. intellectual property
15. point Gauss Seidel
16. double
17. Clock

منابع (References)

1. Liu, X., Zhong, Z. and Xu, K. "A hybrid solution method for CFD applications on GPU-accelerated hybrid HPC platforms", *Future Generation Computer Systems*, **56**, pp. 759-765 (2016).
2. Alevras, P. and Yurchenko, D. "GPU computing for accelerating the numerical Path Integration approach", *Computers & Structures*, **171**, pp. 46-53 2016.
3. Smari, W.W., Bakhouya, M., Fiore, S., Aloisio, G. "New advances in high performance computing and simulation: Parallel and distributed systems, algorithms, and applica-
- cations", *Counccurrency and Computation: Practice and Experience*, **28**, pp. 2024-2030 (2016).
4. Konstantinos, K., Helal, A.E., Verma, A. and Feng, W.C. "Bridging the performance-programmability gap for FPGAs via OpenCL: A case study with OpenDwarfs", *Computer Science Technical Reports*, Virginia Tech., TR-16-03 (2016).
5. Sugimoto, N., Miyajima, T., Sakai, R., Osana, Y., Fujita, N. and Amano, H. "Zynq cluster for CFD parametric survey", *Proc. of the International Simposium on Applied Reconfigurable Computing*, Springer International Publishing, pp. 287-299 (2016).
6. Raase, S. and Nordstrom, T. "On the use of a many-core processor for computational fluid dynamics simulations", *Procedia Computer Science*, **51**, pp. 1403-1412 (2015).
7. AbuTalip, M.S., Akamine, T., Hatto, M., Amano, H., Osana, Y. and Fujita, N. "Adaptive flux calculation scheme in advection term computation using partial reconfiguration", *International Journal of Networking and Computing*, **3**(2), pp. 289-306 (2013).
8. Hauser, T. "A flow solver for a reconfigurable FPGA-based hypercomputer", *43rd AIAA Aerospace Sciences Meeting and Exhibit*, Reno, Nevada, AIAA 2005-1382 (2005).
9. Nunez, R., Gonzalez, J. and Camberos, J. "Large-scale numerical solution of partial differential equations with reconfigurable computing", *36th AIAA Thermophysics Conference*, AIAA 2007-4085 (2007).
10. Sano, K., Iizuka, T. and Yamamoto, S. "Systolic architecture for computational fluid dynamics on FPGAs", in *15th Annual IEEE Symposium on Field-Programmable Custom Computing Machines (FCCM '07)*, pp. 107-116 (2007).

11. Andrés, E., Carreras, C., Caffarena, G., Molina, M.D.C. Nieto-Taladriz, O. and Palacios, F. "A methodology for CFD acceleration through reconfigurable hardware", *46th AIAA Aerospace Sciences Meeting and Exhibit*, AIAA 2008-481 (2008).
12. Andres, E., Widhalm, M. and Caloto, A. "Achieving high speed CFD simulations: Optimization, parallelization, and FPGA acceleration for the unstructured DLR TAU code", *47th AIAA Aerospace Sciences Meeting including The New Horizons Forum and Aerospace Exposition*, Orlando, Florida, AIAA 2009-759 (2009).
13. Sanchez-Roman, D., Sutter, G., Lopez-Buedo, S., Gonzalez, I., Gomez-Arribas, F.J. and Aracil, J. "An euler solver accelerator in FPGA for computational fluid dynamics applications", in *Programmable Logic (SPL), 2011 VII Southern Conference on*, pp. 149-154 (2011).
14. Sano, K., Hatsuda, Y. and Yamamoto, S. "Performance evaluation of FPGA-based custom accelerators for iterative linear-equation solvers", *20th AIAA Computational Fluid Dynamics Conference Honolulu*, Hawaii, AIAA 2011-3223 (2011).
15. Liu, I., Lee, E.A., Viele, M., Wang, G. and Andrade, H. "A heterogeneous architecture for evaluating real-time one-dimensional computational fluid dynamics on FPGAs", *IEEE 20th Annual International Symposium on Field-Programmable Custom Computing Machines (FCCM)*, pp. 125-132 (2012).
16. Gokhale, M.B. and Graham, P.S., *Reconfigurable Computing: Accelerating Computation with Field-Programmable Gate Arrays*, First Edition, Springer (2005).
17. Singh, P. and Vishvakarma, S.K. "Device/circuit/ architectural techniques for ultra-low power FPGA design", *Microelectronics and Solid State Electronics*, **2**(A), pp. 1-15 (2013).
18. Windh, S., Ma, X., Halstead, R., Budhkar, P., Luna, Z., Hussaini, O. and Najjar, W. "High-level language tools for reconfigurable computing", *Proceedings of the IEEE*, **103**(3), pp. 390-408 (2015).
19. <https://www.xilinx.com/products/intellectual-property.html> (23 Nov. 2016).
20. Myint-U, T. and Debnath, L., *Linear Partial Differential Equations for Scientists and Engineers*, Fourth Edition, Birkhäuser Boston (2007).
21. Hoffmann, K.A. and Chiang, S.T., *Computational Fluid Dynamics*, Fourth Edition, Engineering Education System (2000).
22. Jordan, P.P.P.M. "Exact solutions for the unsteady plane couette flow of a dipolar fluid", *Proc. Math. Phys. Eng. Sci.*, **458**(2021), pp. 1245-1272 (2002).